• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的顯示裝置的驅動方法在使用發光元件等的顯示裝置中降低耗電量而不損失顯示品質。在本發明的顯示裝置的驅動方法中，進行第一動作及第二動作，在第一動作中將電晶體的臨界電壓保持在電容器中，在第二動作中藉由利用由電容器進行的電容耦合，從而將對與影像信號對應的信號電位加上臨界電壓後的電位輸入到該電晶體的閘極，以使該電晶體的汲極電流流到發光元件，對於多個圖框進行一次第一動作。在此，包括對電容器與被輸入電源電位的佈線之間的電連接進行選擇的開關，作為該開關使用其通道形成在氧化物半導體層中的電晶體。
    公开号:TW201305996A
    申请号:TW101114376
    申请日:2012-04-23
    公开日:2013-02-01
    发明作者:Hiroyuki Miyake
    申请人:Semiconductor Energy Lab；
    IPC主号:G09G3-00
    专利说明:
    顯示裝置的驅動方法
    本發明係關於一種使用電晶體的半導體裝置及該半導體裝置的驅動方法。尤其是，本發明係關於在各像素中設置電晶體及負載元件，藉由控制在負載元件中流過的電流來進行顯示的顯示裝置及顯示裝置的驅動方法。作為負載元件可以使用根據流過的電流值來控制亮度的電光元件。例如，作為該負載元件可以使用電致發光元件(以下稱為EL元件)等發光元件。此外，本發明係關於一種使用上述半導體裝置的電子裝置。
    使用發光元件的顯示裝置由於在具有高可視性且最適合於薄型化的同時對視角沒有限制，所以受到關注。使用發光元件的主動矩陣型的顯示裝置可以採用在各像素中至少設置有發光元件、控制對像素的影像信號的輸入的電晶體(開關用電晶體)、控制供應到該發光元件的電流值的電晶體(驅動用電晶體)的結構。
    在此，將驅動用電晶體的汲極電流(當電晶體處於導通狀態時，在源極與汲極之間流過的電流)供應到發光元件。當在像素之間在驅動用電晶體的臨界電壓中產生偏差時，驅動用電晶體的汲極電流也產生偏差，而該偏差還反應到發光元件的亮度。此外，當因隨時間劣化等而使得驅動用電晶體的臨界電壓發生變動時，驅動用電晶體的汲極電流也發生變動，而發光元件的亮度也隨之發生變化。由此，藉由預見驅動用電晶體的臨界電壓的偏差或變動從而能夠校正施加到驅動用電晶體的閘極與源極之間的電壓的像素結構的建議在力圖提高顯示裝置的影像品質方面是重要的課題。例如，提出了專利文獻1所記載的像素結構。
    在專利文獻1所記載的顯示裝置中，在將驅動用電晶體(在專利文獻1中是驅動電晶體)的臨界電壓保持在電容器中之後，對影像信號(在專利文獻1中是Vsig)加上該臨界電壓，並將其施加到驅動用電晶體的閘極與源極之間。這樣提出了如下結構，即：即使在臨界電壓產生偏差或變動的情況下，也降低驅動用電晶體的汲極電流的偏差或變動，並抑制被供應該汲極電流的發光元件的亮度的偏差或變動，從而提高顯示品質(參照專利文獻1中的圖4、圖5及其說明)。
    [專利文獻1]日本專利申請公開第2005-345722號公報
    在專利文獻1所記載的顯示裝置中，對於每個場(也稱為圖框)進行將驅動用電晶體的臨界電壓保持在電容器中的動作。在某個像素中，在進行將臨界電壓保持在電容器中的動作期間，不能在該像素中進行顯示。此外，在將臨界電壓保持在電容器中的動作中，需要切換具有作為開關的功能的多個電晶體的開啟和關閉。由於對於每個圖框進行該動作，所以還需要使用來驅動這些開關的驅動電路進行動作，從而耗電量較大。
    因此，本發明的目的之一是在使用發光元件等的顯示裝置中降低耗電量而不損失顯示品質。
    在本發明的一個實施例的顯示裝置的驅動方法中，進行第一動作及第二動作，在第一動作中將電晶體的臨界電壓保持在電容器中(以下，也稱為臨界電壓獲得動作)，在第二動作中藉由利用由電容器進行的電容耦合，將對與影像信號對應的信號電位加上臨界電壓後的電位輸入到上述電晶體的閘極，以使上述電晶體的汲極電流流到負載元件，對於多個圖框進行一次第一動作。例如，對於10個圖框以上進行一次第一動作。例如，對於3600個圖框以上進行一次第一動作。在一分鐘以上進行一次第一動作。
    在本發明的一個實施例的顯示裝置的驅動方法中，進行第一動作及第二動作，在第一動作中將電晶體的臨界電壓保持在電容器中，在第二動作中將與影像信號對應的信號電位輸入到電容器的一對電極的一方，將電容器的一對電極的另一方的電位輸入到上述電晶體的閘極，以使上述電晶體的汲極電流流到負載元件，對於多個圖框進行一次第一動作。例如，對於10個圖框以上進行一次第一動作。例如，對於3600個圖框以上進行一次第一動作。在一分鐘以上進行一次第一動作。
    例如，進行第一動作的頻率低於進行第二動作的頻率。
    在此，也可以為，包括對電容器與被輸入電源電位的佈線之間的電連接進行選擇的開關，且該開關使用截止電流極小的電晶體來構成。也可以為，包括多個上述開關，且多個開關中的任一個或所有多個開關使用截止電流極小的電晶體來構成。此外，也可以為，包括：對電容器與被輸入第一電源電位的第一佈線之間的電連接進行選擇的第一開關；對電容器與被輸入不同於第一電源電位的第二電源電位的第二佈線之間的電連接進行選擇的第二開關，且第一開關及第二開關使用截止電流極小的電晶體來構成。也可以為，包括多個上述第一開關，且多個第一開關中的任一個或所有多個第一開關使用截止電流極小的電晶體來構成。也可以為，包括多個上述第二開關，且多個第二開關中的任一個或所有多個第二開關使用截止電流極小的電晶體來構成。
    作為負載元件可以使用根據流過的電流值來控制亮度的電光元件。例如，作為該負載元件可以使用電致發光元件(EL元件)等發光元件。
    在此，在n通道型電晶體中，電晶體的截止電流是指在使汲極電極的電位高於源極的電位的狀態下，當以源極的電位為基準時的閘極的電位為0V以下時在源極與汲極之間流過的電流。或者，在p通道型電晶體中，電晶體的截止電流是指在使汲極的電位低於源極的電位的狀態下，當以源極的電位為基準時的閘極電極的電位為0V以上時在源極與汲極之間流過的電流。
    在此，作為截止電流極小的電晶體，可以使用在由具有比矽寬的能隙的半導體構成的層或基板中形成有通道的電晶體。作為具有比矽寬的能隙的半導體，有化合物半導體，例如有氧化物半導體、氮化物半導體等。例如，作為截止電流極小的電晶體，可以使用其通道形成在氧化物半導體層中的電晶體。
    藉由以對於多個圖框進行一次的比例進行臨界電壓獲得動作，從而可以降低顯示裝置的耗電量。
    尤其是，藉由使用截止電流極小的電晶體以作為對電容器與被輸入電源電位的佈線之間的電連接進行選擇的開關，從而可以防止在進行臨界電壓獲得動作之後保持在電容器中的電荷經由該開關發生洩露。這樣，可以在較長時間將所獲得的臨界電壓持續保持在電容器中。由此，可以進一步降低進行臨界電壓獲得動作的頻率。其結果是，可以獲得降低耗電量的顯示裝置而不損失顯示品質。
    以下，參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
    另外，“源極”和“汲極”的功能在使用極性不同的電晶體的情況或電路動作中電流方向發生變化的情況等下，有時會互相調換。因此，在本說明書中，“源極”及“汲極”的術語可以被互相調換來使用。
    “電連接”包括經由“具有某種電作用的元件”進行連接的情況。在此，“具有某種電作用的元件”只要能夠進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
    在將電路圖上獨立的結構要素圖示為它們彼此電連接的情況下，實際上也有一個導電層兼具有多個結構要素的功能的情況，例如佈線的一部分還用作電極的情況等。本說明書中的電連接的範疇內還包括這種一個導電層兼具有多個構成要素的功能的情況。
    術語“上”或“下”不侷限於構成要素的位置關係為“直接在…之上”或“直接在…之下”。例如，“閘極絕緣層上的閘極電極”這一表述包括在閘極絕緣層和閘極電極之間包含其他構成要素的情況。
    圖式等所示的各結構的位置、大小、範圍等為了容易理解而有時不表示為實際的位置、大小、範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
    “第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的。 實施例1
    以下說明本發明的一個實施例的顯示裝置的驅動方法。 (顯示裝置的結構)
    首先，說明顯示裝置的結構。在圖1A中示出顯示裝置的一個實施例。顯示裝置具有多個像素100。像素100包括：電晶體11；負載元件200；電容器12；開關201；開關202；開關203；開關204；以及開關205。電晶體11相當於驅動用電晶體。
    電晶體11的源極和汲極中的一方經由開關203與端子V1電連接。電晶體11的源極和汲極中的一方與負載元件200的一對電極中的一方電連接。電晶體11的源極和汲極中的一方經由開關205與電容器12的一對電極中的一方電連接。電容器12的一對電極中的一方經由開關201與端子D電連接。電容器12的一對電極中的另一方與電晶體11的閘極電連接。負載元件200的一對電極中的另一方與端子V0電連接。電晶體11的源極和汲極中的另一方經由開關204與端子V2電連接。電晶體11的源極和汲極中的另一方經由開關202與閘極電連接。
    對端子V0、端子V1、端子V2施加電源電位。換言之，施加高電源電位或低電源電位。也可以說端子V0、端子V1、端子V2與被施加電源電位的佈線電連接。例如，當作為電晶體11使用n通道型電晶體時，可以採用對端子V0及端子V1施加低電源電位而對端子V2施加高電源電位的結構。此外，例如，當作為電晶體11使用p通道型電晶體時，可以採用對端子V0及端子V1施加高電源電位而對端子V2施加低電源電位的結構。
    在此，作為負載元件200可以使用根據在一對電極之間流過的電流的電流值來控制亮度的電光元件。例如，作為負載元件200可以使用電致發光元件(EL元件)等發光元件。當作為負載元件200使用EL元件時，可以將負載元件200的一對電極中的一方用作陽極而將一對電極中的另一方用作陰極。此外，也可以將負載元件200的一對電極中的一方用作陰極而將一對電極中的另一方用作陽極。
    此外，開關201、開關202、開關203、開關204及開關205分別可以使用電晶體構成。在此，作為電晶體11以及構成開關201、開關202、開關203、開關204及開關205的電晶體，既可以使用n通道型電晶體又可以使用p通道型電晶體。用於像素100的電晶體可以都是同一導電型的電晶體，也可以組合不同導電型的電晶體來構成像素100。藉由使用於像素100的電晶體都採用同一導電型的電晶體，可以使顯示裝置的製造製程簡化。 (顯示裝置的驅動方法)
    以下，說明圖1A所示的結構的像素100的驅動方法。圖1B是示出圖1A所示的結構的像素100的驅動方法的時序圖。在圖1B中，將第一圖框F1及第二圖框F2的期間T1至T3中的開關201、開關202、開關203、開關204及開關205的各個狀態(處於導通狀態還是處於截止狀態)分別示出在“201”、“202”、“203”、“204”及“205”的欄中。此外，在第一圖框中的期間T2中，開關203和開關204中的一者或兩者可處於截止狀態的情況表示為“一方截止(off)或兩者截止”。此外，將電晶體11的狀態示出在“11”的欄中。另外，在“11”的欄中，“導通(on)→截止”示出電晶體11的狀態從導通狀態變為截止狀態。在“11”的欄中，“sig1”示出電晶體11能夠使與影像信號的信號電位Vsig1對應的汲極電流流過的狀態。“sig2”示出電晶體11能夠使與影像信號的信號電位Vsig2對應的汲極電流流過的狀態。將輸入到端子D的信號示出在“D”的欄中。在“D”的欄中，“Vsig1”示出將與影像信號對應的信號電位Vsig1輸入到端子D。“Vsig2”示出將與影像信號對應的信號電位Vsig2輸入到端子D。另外，信號電位Vsig1及信號電位Vsig2根據所顯示的影像而不同，因此可以彼此相同或不同。此外，“D”的欄中的陰影部分可以是任意電位。
    以下，詳細說明各期間的動作。在第一圖框F1中的期間T1中，藉由使開關202、開關203、開關204及開關205成為導通狀態，從而在電容器12中累積電荷。由此，在電容器12的一對電極之間保持電晶體11的臨界電壓(以下，也稱為Vth)以上的電壓。此時，保持在電容器12中的電壓施加到閘極與源極之間，而電晶體11處於導通狀態。
    接著，在第一圖框F1中的期間T2中，在使開關202及開關205繼續處於導通狀態的情況下，使開關203和開關204中的一者或兩者成為截止狀態。這樣，累積在電容器12中的電荷在電晶體11的源極與汲極之間移動。然後，當電容器12的一對電極之間的電壓變得與電晶體11的臨界電壓(Vth)相等時，電晶體11成為截止狀態，而該電荷的移動停止。這樣，在電容器12的一對電極之間保持電晶體11的臨界電壓(Vth)，可以獲得電晶體11的臨界電壓(Vth)。在第一圖框F1中的期間T1及期間T2中進行的動作相當於臨界電壓獲得動作。
    然後，在第一圖框F1中的期間T3中，使開關201成為導通狀態，使開關202、開關203及開關205成為截止狀態，使開關204成為導通狀態。此外，對端子D輸入信號電位Vsig1。這樣，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig1加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig1對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    當在第一圖框F1中進行臨界電壓獲得動作之後，在連續的第二圖框F2中不進行臨界電壓獲得動作。在第二圖框F2中，開關202、開關203及開關205繼續處於截止狀態。此外，開關204繼續處於導通狀態。這樣，在第二圖框F2中不需要使用來驅動這些開關的驅動電路進行動作，所以可以降低顯示裝置的耗電量。
    在第二圖框F2中的期間T3中，對端子D輸入影像信號的信號電位Vsig2，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig2加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig2對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    此外，在圖1B中，作為典型例子示出第一圖框F1及第二圖框F2，但是不侷限於此。對於多個圖框進行一次的臨界電壓獲得動作。在進行臨界電壓獲得動作的圖框中進行與第一圖框F1相同的驅動，而在不進行臨界電壓獲得動作的圖框中進行與第二圖框F2相同的驅動。
    在此，藉由使用截止電流極小的電晶體來構成對電容器12與被輸入電源電位的端子(端子V1、端子V2、端子V0)之間的電連接進行選擇的開關，從而在進行臨界電壓獲得動作之後，可以抑制從電容器12洩漏電荷。例如，藉由使用截止電流極小的電晶體來構成對電容器12與端子V2之間的電連接進行選擇的開關202，從而可以降低來自電容器12的洩露。作為截止電流極小的電晶體，可以使用其通道形成在氧化物半導體層中的電晶體。
    在進行臨界電壓獲得動作之後，藉由抑制從電容器12洩漏電荷，從而可以進一步降低進行臨界電壓獲得動作的頻率。例如，對於10個圖框以上進行一次的臨界電壓獲得動作。例如，對於3600個圖框以上進行一次的臨界電壓獲得動作。可在一分鐘以上進行一次的臨界電壓獲得動作。這樣，可以進一步降低顯示裝置的耗電量而不損失顯示品質。
    本實施例可以與其他實施例適當地組合而實施。 實施例2
    以下說明本發明的顯示裝置的驅動方法的其他模式。 (顯示裝置的結構)
    首先，說明顯示裝置的結構。在圖2A中示出顯示裝置的一個模式。顯示裝置具有多個像素100。圖2A所示的像素100相當於在圖1A所示的像素100中省略開關204後的結構。其他結構與圖1A相同，所以省略說明。 (顯示裝置的驅動方法)
    以下，說明圖2A所示的結構的像素100的驅動方法。圖2B是示出圖2A所示的結構的像素100的驅動方法的時序圖。在圖2B中，將第一圖框F1及第二圖框F2的各個期間T1至T3中的開關201、開關202、開關203及開關205的各個狀態(處於導通狀態還是處於截止狀態)分別示出在“201”、“202”、“203”及“205”的欄中。此外，將電晶體11的狀態示出在“11”的欄中。另外，在“11”的欄中，“導通→截止”示出電晶體11的狀態從導通狀態變為截止狀態。在“11”的欄中，“sig1”示出電晶體11能夠使與影像信號的信號電位Vsig1對應的汲極電流流過的狀態。“sig2”示出電晶體11能夠使與影像信號的信號電位Vsig2對應的汲極電流流過的狀態。將輸入到端子D的信號示出在“D”的欄中。在“D”的欄中，“Vsig1”示出將與影像信號對應的信號電位Vsig1輸入到端子D。“Vsig2”示出將與影像信號對應的信號電位Vsig2輸入到端子D。另外，信號電位Vsig1及信號電位Vsig2根據所顯示的影像而不同，因此可以彼此相同或不同。此外，“D”的欄中的陰影部分可以是任意電位。
    以下，詳細說明各期間的動作。在第一圖框F1中的期間T1中，藉由使開關202、開關203及開關205成為導通狀態，從而在電容器12中累積電荷。由此，在電容器12的一對電極之間保持電晶體11的臨界電壓(以下，也稱為Vth)以上的電壓。此時，保持在電容器12中的電壓施加到閘極與源極之間，而電晶體11處於導通狀態。
    接著，在第一圖框F1中的期間T2中，在使開關202及開關205繼續處於導通狀態的情況下，使開關203成為截止狀態。這樣，累積在電容器12中的電荷在電晶體11的源極與汲極之間移動。然後，當電容器12的一對電極之間的電壓變得與電晶體11的臨界電壓(Vth)相等時，電晶體11成為截止狀態，而該電荷的移動停止。這樣，在電容器12的一對電極之間保持電晶體11的臨界電壓(Vth)，可以獲得電晶體11的臨界電壓(Vth)。在第一圖框F1中的期間T1及期間T2進行的動作相當於臨界電壓獲得動作。
    然後，在第一圖框F1中的期間T3中，使開關201成為導通狀態，使開關202、開關203及開關205成為截止狀態。此外，對端子D輸入信號電位Vsig1。這樣，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig1加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig1對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    當在第一圖框F1中進行臨界電壓獲得動作之後，在連續的第二圖框F2中不進行臨界電壓獲得動作。在第二圖框F2中，開關202、開關203及開關205繼續處於截止狀態。這樣，在第二圖框F2中不需要使用來驅動這些開關的驅動電路進行動作，所以可以降低顯示裝置的耗電量。
    在第二圖框F2中的期間T3中，對端子D輸入影像信號的信號電位Vsig2，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig2加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig2對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    此外，在圖2B中，作為典型例子示出第一圖框F1及第二圖框F2，但是不侷限於此。對於多個圖框進行一次的臨界電壓獲得動作。在進行臨界電壓獲得動作的圖框中進行與第一圖框F1相同的驅動，而在不進行臨界電壓獲得動作的圖框中進行與第二圖框F2相同的驅動。
    在此，藉由使用截止電流極小的電晶體來構成對電容器12與被輸入電源電位的端子(端子V1、端子V2、端子V0)之間的電連接進行選擇的開關，從而在進行臨界電壓獲得動作之後，可以抑制從電容器12洩漏電荷。例如，藉由使用截止電流極小的電晶體來構成對電容器12與端子V2之間的電連接進行選擇的開關202，從而可以降低來自電容器12的洩露。作為截止電流極小的電晶體，可以使用其通道形成在氧化物半導體層中的電晶體。
    在進行臨界電壓獲得動作之後，藉由抑制從電容器12洩漏電荷，從而可以進一步降低進行臨界電壓獲得動作的頻率。例如，對於10個圖框以上進行一次的臨界電壓獲得動作。例如，對於3600個圖框以上進行一次的臨界電壓獲得動作。可在一分鐘以上進行一次的臨界電壓獲得動作。這樣，可以進一步降低顯示裝置的耗電量而不損失顯示品質。
    本實施例可以與其他實施例適當地組合而實施。 實施例3
    以下說明本發明的顯示裝置的驅動方法的其他模式。 (顯示裝置的結構)
    首先，說明顯示裝置的結構。在圖3A中示出顯示裝置的一個模式。顯示裝置具有多個像素100。像素100包括：電晶體11；負載元件200；電容器12；開關201；開關202；開關203；開關204；以及開關205。電晶體11相當於驅動用電晶體。
    電晶體11的源極和汲極中的一方經由開關203與端子V1電連接。電晶體11的源極和汲極中的一方經由開關204與負載元件200的一對電極中的一方電連接。電晶體11的源極和汲極中的一方經由開關205與電容器12的一對電極中的一方電連接。電容器12的一對電極中的一方經由開關201與端子D電連接。電容器12的一對電極中的另一方與電晶體11的閘極電連接。負載元件200的一對電極中的另一方與端子V0電連接。電晶體11的源極和汲極中的另一方與端子V2電連接。電晶體11的閘極經由開關202與端子V3電連接。
    對端子V0、端子V1、端子V2、端子V3施加電源電位。換言之，施加高電源電位或低電源電位。也可以說端子V0、端子V1、端子V2、端子V3與被施加電源電位的佈線電連接。例如，當作為電晶體11使用n通道型電晶體時，可以採用對端子V0及端子V1施加低電源電位而對端子V2及端子V3施加高電源電位的結構。此外，例如，當作為電晶體11使用p通道型電晶體時，可以採用對端子V0及端子V1施加高電源電位而對端子V2及端子V3施加低電源電位的結構。
    在此，作為負載元件200可以使用根據在一對電極之間流過的電流的電流值來控制亮度的電光元件。例如，作為負載元件200可以使用電致發光元件(EL元件)等發光元件。當作為負載元件200使用EL元件時，可以將負載元件200的一對電極的一方用作陽極而將一對電極中的另一方用作陰極。此外，也可以將負載元件200的一對電極的一方用作陰極而將一對電極中的另一方用作陽極。
    此外，開關201、開關202、開關203、開關204及開關205分別可以使用電晶體構成。在此，作為電晶體11以及構成開關201、開關202、開關203、開關204及開關205的電晶體，既可以使用n通道型電晶體又可以使用p通道型電晶體。用於像素100的電晶體可以都是同一導電型的電晶體，也可以組合不同導電型的電晶體構成像素100。藉由使用於像素100的電晶體都採用同一導電型的電晶體，可以使顯示裝置的製造製程簡化。 (顯示裝置的驅動方法)
    以下，說明圖3A所示的結構的像素100的驅動方法。圖3B是示出圖3A所示的結構的像素100的驅動方法的時序圖。在圖3B中，將第一圖框F1及第二圖框F2的各個期間T1至T3中的開關201、開關202、開關203、開關204及開關205的各個狀態(處於導通狀態還是處於截止狀態)分別示出在“201”、“202”、“203”、“204”及“205”的欄中。此外，將在第一圖框中的期間T1及期間T2中開關204既可以處於導通狀態又可以處於截止狀態的情況表示為“導通/截止”。此外，將電晶體11的狀態示出在“11”的欄中。另外，在“11”的欄中，“導通→截止”示出電晶體11的狀態從導通狀態變為截止狀態。在“11”的欄中，“sig1”示出電晶體11能夠使與影像信號的信號電位Vsig1對應的汲極電流流過的狀態。“sig2”示出電晶體11能夠使與影像信號的信號電位Vsig2對應的汲極電流流過的狀態。將輸入到端子D的信號示出在“D”的欄中。在“D”的欄中，“Vsig1”示出將與影像信號對應的信號電位Vsig1輸入到端子D。“Vsig2”示出將與影像信號對應的信號電位Vsig2輸入到端子D。另外，信號電位Vsig1及信號電位Vsig2根據所顯示的影像而不同，因此可以彼此相同或不同。此外，“D”的欄中的陰影部分可以是任意電位。
    以下，詳細說明各期間的動作。在第一圖框F1中的期間T1中，藉由使開關202、開關203及開關205成為導通狀態，從而在電容器12中累積電荷。由此，在電容器12的一對電極之間保持電晶體11的臨界電壓(以下，也稱為Vth)以上的電壓。此時，保持在電容器12中的電壓施加到閘極與源極之間，而電晶體11處於導通狀態。
    接著，在第一圖框F1中的期間T2中，在開關202及開關205繼續處於導通狀態的情況下，使開關203成為截止狀態。這樣，累積在電容器12中的電荷在電晶體11的源極與汲極之間移動。然後，當電容器12的一對電極之間的電壓變得與電晶體11的臨界電壓(Vth)相等時，電晶體11成為截止狀態，而該電荷的移動停止。這樣，在電容器12的一對電極之間保持電晶體11的臨界電壓(Vth)，可以獲得電晶體11的臨界電壓(Vth)。在第一圖框F1中的期間T1及期間T2進行的動作相當於臨界電壓獲得動作。
    然後，在第一圖框F1中的期間T3中，使開關201成為導通狀態，使開關202、開關203及開關205成為截止狀態，使開關204成為導通狀態。此外，對端子D輸入信號電位Vsig1。這樣，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig1加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig1對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    當在第一圖框F1中進行臨界電壓獲得動作之後，在連續的第二圖框F2中不進行臨界電壓獲得動作。在第二圖框F2中，開關202、開關203及開關205繼續處於截止狀態。此外，開關204繼續處於導通狀態。這樣，在第二圖框F2中不需要使用來驅動這些開關的驅動電路進行動作，所以可以降低顯示裝置的耗電量。
    在第二圖框F2中的期間T3中，對端子D輸入影像信號的信號電位Vsig2，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig2加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig2對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    此外，在圖3B中，作為典型例子示出第一圖框F1及第二圖框F2，但是不侷限於此。對於多個圖框進行一次的臨界電壓獲得動作。在進行臨界電壓獲得動作的圖框中進行與第一圖框F1相同的驅動，而在不進行臨界電壓獲得動作的圖框中進行與第二圖框F2相同的驅動。
    在此，藉由使用截止電流極小的電晶體來構成對電容器12與被輸入電源電位的端子(端子V1、端子V2、端子V3、端子V0)之間的電連接進行選擇的開關，從而在進行臨界電壓獲得動作之後，可以抑制從電容器12洩漏電荷。例如，藉由使用截止電流極小的電晶體來構成對電容器12與端子V3之間的電連接進行選擇的開關202，從而可以降低來自電容器12的洩露。作為截止電流極小的電晶體，可以使用其通道形成在氧化物半導體層中的電晶體。
    在進行臨界電壓獲得動作之後，藉由抑制從電容器12洩漏電荷，從而可以進一步降低進行臨界電壓獲得動作的頻率。例如，對於10個圖框以上進行一次的臨界電壓獲得動作。例如，對於3600個圖框以上進行一次的臨界電壓獲得動作。可在一分鐘以上進行一次的臨界電壓獲得動作。這樣，可以進一步降低顯示裝置的耗電量而不損失顯示品質。
    本實施例可以與其他實施例適當地組合而實施。 實施例4
    以下說明本發明的顯示裝置的驅動方法的其他方模。 (顯示裝置的結構)
    首先，說明顯示裝置的結構。在圖4A中示出顯示裝置的一個模式。顯示裝置具有多個像素100。圖4A所示的像素100相當於在圖3A所示的像素100中將端子V2也用作端子V3的結構。其他結構與圖3A相同，所以省略說明。 (顯示裝置的驅動方法)
    以下，說明圖4A所示的結構的像素100的驅動方法。圖4B是示出圖4A所示的結構的像素100的驅動方法的時序圖。在圖4B中，將第一圖框F1及第二圖框F2的各個期間T1至T3中的開關201、開關202、開關203、開關204及開關205的各個狀態(處於導通狀態還是處於截止狀態)分別示出在“201”、“202”、“203”、“204”及“205”的欄中。此外，將在第一圖框中的期間T1及期間T2中開關204既可以處於導通狀態又可以處於截止狀態的情況表示為“導通/截止”。此外，將電晶體11的狀態示出在“11”的欄中。另外，在“11”的欄中，“導通→截止”示出電晶體11的狀態從導通狀態變為截止狀態。在“11”的欄中，“sig1”示出電晶體11能夠使與影像信號的信號電位Vsig1對應的汲極電流流過的狀態。“sig2”示出電晶體11能夠使與影像信號的信號電位Vsig2對應的汲極電流流過的狀態。將輸入到端子D的信號示出在“D”的欄中。在“D”的欄中，“Vsig1”示出將與影像信號對應的信號電位Vsig1輸入到端子D。“Vsig2”示出將與影像信號對應的信號電位Vsig2輸入到端子D。另外，信號電位Vsig1及信號電位Vsig2根據所顯示的影像而不同，因此可以彼此相同或不同。此外，“D”的欄中的陰影部分可以是任意電位。
    以下，詳細說明各期間的動作。在第一圖框F1中的期間T1中，藉由使開關202、開關203及開關205成為導通狀態，從而在電容器12中累積電荷。由此，在電容器12的一對電極之間保持電晶體11的臨界電壓(以下，也稱為Vth)以上的電壓。此時，保持在電容器12中的電壓施加到閘極與源極之間，而電晶體11處於導通狀態。
    接著，在第一圖框F1中的期間T2中，在開關202及開關205繼續處於導通狀態的情況下，使開關203成為截止狀態。這樣，累積在電容器12中的電荷在電晶體11的源極與汲極之間移動。然後，當電容器12的一對電極之間的電壓變得與電晶體11的臨界電壓(Vth)相等時，電晶體11成為截止狀態，而該電荷的移動停止。這樣，在電容器12的一對電極之間保持電晶體11的臨界電壓(Vth)，可以獲得電晶體11的臨界電壓(Vth)。在第一圖框F1中的期間T1及期間T2進行的動作相當於臨界電壓獲得動作。
    然後，在第一圖框F1中的期間T3中，使開關201成為導通狀態，使開關202、開關203及開關205成為截止狀態，使開關204成為導通狀態。此外，對端子D輸入信號電位Vsig1。這樣，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig1加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig1對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    當在第一圖框F1中進行臨界電壓獲得動作之後，在連續的第二圖框F2中不進行臨界電壓獲得動作。在第二圖框F2中，開關202、開關203及開關205繼續處於截止狀態。此外，開關204繼續處於導通狀態。這樣，在第二圖框F2中不需要使用來驅動這些開關的驅動電路進行動作，所以可以降低顯示裝置的耗電量。
    在第二圖框F2中的期間T3中，對端子D輸入影像信號的信號電位Vsig2，藉由利用由電容器12進行的電容耦合，對電晶體11的閘極輸入對信號電位Vsig2加上電晶體11的臨界電壓(Vth)後的電位。而且，電晶體11使與影像信號的信號電位Vsig2對應的汲極電流流過，而對負載元件200供應該汲極電流。這樣，顯示裝置進行顯示。
    此外，在圖4B中，作為典型例子示出第一圖框F1及第二圖框F2，但是不侷限於此。對於多個圖框進行一次的臨界電壓獲得動作。在進行臨界電壓獲得動作的圖框中進行與第一圖框F1相同的驅動，而在不進行臨界電壓獲得動作的圖框中進行與第二圖框F2相同的驅動。
    在此，藉由使用截止電流極小的電晶體來構成對電容器12與被輸入電源電位的端子(端子V1、端子V2、端子V0)之間的電連接進行選擇的開關，從而在進行臨界電壓獲得動作之後，可以抑制從電容器12洩漏電荷。例如，藉由使用截止電流極小的電晶體來構成對電容器12與端子V2之間的電連接進行選擇的開關202，從而可以降低來自電容器12的洩露。作為截止電流極小的電晶體，可以使用其通道形成在氧化物半導體層中的電晶體。
    在進行臨界電壓獲得動作之後，藉由抑制從電容器12洩漏電荷，從而可以進一步降低進行臨界電壓獲得動作的頻率。例如，對於10個圖框以上進行一次的臨界電壓獲得動作。例如，對於3600個圖框以上進行一次的臨界電壓獲得動作。可在一分鐘以上進行一次的臨界電壓獲得動作。這樣，可以進一步降低顯示裝置的耗電量而不損失顯示品質。
    本實施例可以與其他實施例適當地組合而實施。 實施例5
    在本實施例中，對具有圖1A、圖2A、圖3A及圖4A所示的像素100的顯示裝置的具體結構的一個模式進行說明。
    圖5是示出顯示裝置的結構的剖視圖。在圖5中，作為典型例子示出構成開關203的電晶體2202以及電晶體11、電容器12、用作負載元件200的EL元件2200。其他開關也可以採用與電晶體2202或電晶體11相同的結構。
    電晶體2202在具有絕緣表面的基板800上包括：用作閘極的導電層801；導電層801上的閘極絕緣膜802；在與導電層801重疊的位置上位於閘極絕緣膜802上的半導體層803；以及用作源極或汲極並位於半導體層803上的導電層804及導電層805。
    電晶體11在具有絕緣表面的基板800上包括：用作閘極的導電層806；導電層806上的閘極絕緣膜802；在與導電層806重疊的位置上位於閘極絕緣膜802上的半導體層807；以及用作源極或汲極並位於半導體層807上的導電層808及導電層809。
    電容器12在具有絕緣表面的基板800上包括：導電層806；導電層806上的閘極絕緣膜802；在與導電層806重疊的位置上位於閘極絕緣膜802上的導電層810。
    此外，在導電層804、導電層805、導電層808、導電層809及導電層810上依次形成有絕緣膜823及絕緣膜824。而且，在絕緣膜824上設置有用作陽極的導電層825。
    此外，具有導電層825的一部分露出的開口部的絕緣層827設置在絕緣膜824上。在導電層825的一部分及絕緣層827上依次層疊地設置有電致發光層828及用作陰極的導電層829。導電層825、電致發光層828、導電層829重疊的區域相當於EL元件2200。
    作為半導體層803，可以使用氧化物半導體層。藉由使用氧化物半導體層以作為半導體層803，可以顯著降低電晶體2202的截止電流。這樣，顯示裝置在進行臨界電壓獲得動作之後，藉由抑制從電容器12洩漏電荷，從而可以進一步降低進行臨界電壓獲得動作的頻率。例如，對於10個圖框以上進行一次的臨界電壓獲得動作。例如，對於3600個圖框以上進行一次的臨界電壓獲得動作。可在一分鐘以上進行一次的臨界電壓獲得動作。這樣，可以進一步降低顯示裝置的耗電量而不損失顯示品質。
    本實施例可以與其他實施例適當地組合而實施。 實施例6
    在本實施例中，對實施例5中的圖5所示的顯示裝置的更具體的結構進行說明。
    以下說明使用氧化物半導體層形成圖5中的半導體層803及半導體層807的結構。
    作為所使用的氧化物半導體，較佳的是至少包含銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，較佳的是，作為用來減少使用所述氧化物半導體的電晶體的電特性偏差的穩定劑，除了上述元素以外，還包含鎵(Ga)。另外，作為穩定劑，較佳為包含錫(Sn)。另外，作為穩定劑，較佳為包含鉿(Hf)。另外，作為穩定劑，較佳為包含鋁(Al)。
    另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鑥(Lu)中的任何一種或多種。
    例如，作為氧化物半導體，可以使用：氧化銦；氧化錫；氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
    在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要組分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga及Zn以外的金屬元素。
    例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或接近其組成的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或接近其組成的氧化物。
    但是，本發明不侷限於此，可以根據所需要的半導體特性(遷移率、臨界值、偏差等)而使用適當的組成的氧化物。另外，較佳為採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素和氧的原子數比、原子間結合距離以及密度等，以得到所需要的半導體特性。
    此外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成接近原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的狀態，r例如可以為0.05。其他氧化物也是同樣的。
    此外，較佳為降低氧化物半導體層中的成為電子施體(施體)的水分或氫等雜質。明確而言，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的氧化物半導體層的氫濃度的測量值為5×1019/cm3以下，較佳為5×1018/cm3以下，更佳為5×1017/cm3以下，進一步佳為1×1016/cm3以下。
    在此，說明氧化物半導體層中的氫濃度的分析。使用二次離子質譜分析法測量半導體層中的氫濃度。已知的是：在SIMS分析中，由於其原理而難以獲得樣品表面附近或與材質不同的層的疊層介面附近的準確資料。因此，當使用SIMS來分析層中的厚度方向上的氫濃度分佈時，作為氫濃度，採用在對象的層所存在的範圍中沒有值的極端變動且可以獲得大致一定的值的區域中的平均值。另外，當作為測量目標的層的厚度較小時，有時因受鄰近的層內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時，作為該層中的氫濃度，採用該層所存在的區域中的氫濃度的極大值或極小值。再者，當在該層所存在的區域中沒有具有極大值的山型峰值、具有極小值的谷型峰值時，採用拐點的值以作為氫濃度。
    氧化物半導體層可藉由對形成在具有絕緣表面的基板800上的氧化物半導體膜進行蝕刻加工來形成。將上述氧化物半導體膜的厚度設定為2nm以上且200nm以下，較佳為3nm以上且50nm以下，更佳為3nm以上且20nm以下。將氧化物半導體用作靶材並使用濺射法來形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(例如氬)氛圍、氧氛圍或稀有氣體(例如氬)及氧的混合氛圍下藉由濺射法來形成。
    在作為氧化物半導體使用In-Sn-Zn-O類材料時，可以使用關於原子數比In：Sn：Zn為1：2：2、2：1：3、1：1：1或20：45：35等的氧化物靶材。
    另外，當作為氧化物半導體使用In-Zn-O類材料時，使用以原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=1.5：1至15：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)的氧化物靶材。例如，當原子數比為In：Zn：O=X：Y：Z時，可以使用滿足Z>1.5X+Y的關係的氧化物靶材。
    當使用濺射法來製造氧化物半導體膜時，除了靶材中的氫濃度以外儘量降低腔室內的水、氫是重要的。明確而言，在形成氧化物半導體膜之前在腔室內進行焙燒、降低引入到腔室內的氣體中的水、氫濃度以及防止在用來從腔室排出氣體的排氣系統中發生的倒流等是有效的。
    另外，也可以在使用濺射法形成氧化物半導體膜之前，進行引入氬氣體並產生電漿的反濺射，以去除附著在被成膜表面上的灰塵。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氛圍中對基板一側施加電壓從而在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氛圍。另外，也可以在對氬氛圍添加氧、一氧化二氮等的氛圍下進行反濺射。另外，也可以在對氬氛圍添加氯、四氟化碳等的氛圍下進行反濺射。
    另外，為了使氧化物半導體膜儘量不包含氫、羥基及水分，作為成膜的預處理，也可在濺射裝置的預熱室中對基板800進行預熱，並使吸附到基板800的水分或氫等雜質脫離且進行排氣。注意，預熱的溫度是100℃以上且400℃以下，較佳的是150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳的是低溫泵。另外，也可以省略該預熱處理。
    例如，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)在內的靶材的濺射法而得到的厚度為30nm的In-Ga-Zn類氧化物半導體的薄膜用作氧化物半導體膜。作為上述靶材，例如可以使用各金屬的成分比為In：Ga：Zn=1：1：0.5、In：Ga：Zn=1：1：1或In：Ga：Zn=1：1：2的靶材。另外，包含In、Ga及Zn的靶材的相對密度為90%以上且100%以下，較佳為95%以上且低於100%。藉由採用相對密度高的靶材，從而所形成的氧化物半導體膜成為緻密的膜。
    例如，將基板放置在保持為減壓狀態的處理室內，去除處理室內的殘留水分並引入被去除了氫及水分的濺射氣體，使用上述靶材來形成氧化物半導體膜。在進行成膜時，也可以將基板溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，從而可以降低所形成的氧化物半導體膜中含有的雜質濃度。另外，可以減輕由於濺射帶來的損傷。為了去除殘留在處理室中的水分，較佳為使用吸附型真空泵。例如，較佳為使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。在使用低溫泵對處理室進行排氣時，例如排出氫原子、水(H2O)等的包含氫原子的化合物(更佳地，還有包含碳原子的化合物)等，由此可降低該處理室中形成的氧化物半導體膜所包含的雜質濃度。
    作為成膜條件的一個例子，可以應用如下條件：基板與靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，採用氧(氧流量比率為100%)氛圍。另外，脈衝直流(DC)電源是較佳的，因為可以減少在成膜時產生的灰塵並可以實現均勻的膜厚度分佈。
    另外，藉由將濺射裝置的處理室的洩漏率設定為1×10-10Pa．m3/秒以下，從而可以減少藉由濺射法形成膜的過程中混入到氧化物半導體膜中的鹼金屬、氫化物等雜質。另外，藉由使用上述吸附型真空泵以作為排氣系統，從而可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等雜質從排氣系統倒流。
    另外，藉由將靶材的純度設定為99.99%以上，從而可以減少混入到氧化物半導體膜中的鹼金屬、氫原子、氫分子、水、羥基或氫化物等。此外，藉由使用該靶材，從而在氧化物半導體膜中可以降低鋰、鈉、鉀等鹼金屬的濃度。
    注意，已經指出，由於氧化物半導體對雜質是不敏感的，因此即使在膜中包含相當多的金屬雜質也沒有問題，而也可以使用包含較多量的鹼金屬諸如鈉(Na)等的廉價的鈉鈣玻璃(Kamiya,Nomura，和Hosono(Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors：The present status：非晶氧化物半導體的物性及裝置開發的現狀)”，固體物理，2009年9月號，Vol.44，pp.621-633)。但是，這種考慮是不適當的。因為鹼金屬不是構成氧化物半導體的元素，所以是雜質。在鹼土金屬不是構成氧化物半導體的元素的情況下，鹼土金屬也是雜質。尤其是，鹼金屬中的Na在與氧化物半導體層接觸的絕緣膜為氧化物的情況下擴散到該絕緣膜中而成為Na+。另外，在氧化物半導體層內，Na使構成氧化物半導體的金屬與氧的接合斷裂或擠進其接合之中。其結果是，例如，會引起因臨界電壓漂移到負方向而導致的常通化、遷移率降低等的電晶體特性的劣化，而且還會產生特性偏差。在氧化物半導體層中的氫濃度充分低時，該雜質所導致的電晶體的特性劣化及特性偏差會表現得很明顯。因此，當氧化物半導體層中的氫濃度為1×1018/cm3以下，尤其是1×1017/cm3以下時，較佳為降低上述雜質的濃度。明確而言，利用二次離子質譜分析法測量的Na濃度的測量值較佳為5×1016/cm3以下，更佳為1×1016/cm3以下，進一步佳為1×1015/cm3以下。同樣地，Li濃度的測量值較佳為5×1015/cm3以下，更佳為1×1015/cm3以下。同樣地，K濃度的測量值較佳為5×1015/cm3以下，更佳為1×1015/cm3以下。
    氧化物半導體膜處於單晶、多晶(polycrystal)或非晶等狀態。
    較佳的是氧化物半導體膜是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
    CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，利用TEM無法在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，因晶界而引起的電子遷移率的降低得到抑制。
    包括在CAAC-OS膜中的結晶部的c軸在與CAAC-OS膜的被形成面的法線向量或表面的法線向量平行的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部間的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
    另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近，結晶部所占的比例會變高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部也會產生非晶化。
    因為包括在CAAC-OS膜中的結晶部的c軸在與CAAC-OS膜的被形成面的法線向量或表面的法線向量平行的方向上一致，所以有時會根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)而朝向彼此不同的方向。另外，結晶部的c軸方向是與形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量平行的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
    使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
    另外，構成氧化物半導體膜的氧的一部分也可以用氮取代。
    非晶狀態的氧化物半導體由於可以比較容易地得到平坦的表面，所以可以減少使用該氧化物半導體製造電晶體時的介面散亂，可以比較容易得到較高的遷移率。
    另外，具有結晶性的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳的是在平坦的表面上形成氧化物半導體，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
    注意，Ra是將JIS B0601中定義的中心線平均粗糙度擴大至三維以使其能夠應用於面的參數，可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得到的值”，以如下數學式1定義。
    另外，在上述式中，S0表示測量面(由座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)所表示的四個點圍繞的長方形的區域)的面積，Z0表示測量面的平均高度。藉由利用原子力顯微鏡(AFM：Atomic Force Microscope)可以評價Ra。
    CAAC-OS膜可以藉由濺射法來製造。作為靶材材料可以使用上述材料。當藉由使用濺射法形成CAAC-OS膜時，較佳為氛圍中的氧氣比高。例如，當在氬和氧的混合氣體氛圍中進行濺射法時，氧氣比較佳為30%以上，更佳為40%以上。這是因為可藉由從氛圍中補充氧來促進CAAC-OS膜的結晶化的緣故。
    另外，較佳的是，在利用濺射法形成CAAC-OS膜時，預先將形成有CAAC-OS膜的基板加熱到150℃以上，更佳為加熱到170℃以上。這是因為隨著基板溫度的上升，CAAC-OS膜的結晶化被促進的緣故。
    另外，較佳的是，在氮氛圍中或真空中對CAAC-OS膜進行熱處理之後，在氧氛圍中或在氧和其他氣體的混合氛圍中進行熱處理。這是因為：藉由從後一者的熱處理的氛圍中供應氧，可以減少在前一者的熱處理中產生的氧缺損(或氧缺陷)。
    另外，形成CAAC-OS膜的膜表面(被形成面)較佳為平坦。這是因為：由於CAAC-OS膜具有大致垂直於該被形成面的c軸，所以存在於該被形成面的凹凸會引發CAAC-OS膜中的晶界的產生。因此，較佳的是在形成CAAC-OS膜之前對該被形成表面進行化學機械拋光(CMP，即Chemical Mechanical Polishing)等平坦化處理。另外，該被形成面的平均粗糙度較佳為0.5nm以下，更佳為0.3nm以下。
    另外，有時在藉由濺射等形成的氧化物半導體膜中包含作為雜質的水分或氫(包括羥基)。在本發明的一個實施例中，為了減少氧化物半導體膜中的水分或氫等雜質(實現脫水化或脫氫化)，在減壓氛圍下、氮或稀有氣體等惰性氣體氛圍下、氧氣氛圍下或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔衰蕩雷射光譜法)方式的露點計進行測量時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下對氧化物半導體膜進行加熱處理。
    藉由對氧化物半導體膜進行加熱處理，可以使氧化物半導體膜中的水分或氫脫離。明確而言，在250℃以上且750℃以下，較佳的是在400℃以上且低於基板的應變點的溫度下進行加熱處理，即可。例如，以500℃進行3分鐘以上且6分鐘以下左右的加熱處理即可。若對加熱處理使用RTA法，則可以在短時間內進行脫水化或脫氫化，因此也能以超過玻璃基板的應變點的溫度進行處理。
    在本實施例中使用加熱處理裝置之一的電爐。
    注意，加熱處理裝置除了電爐以外，還可以具備利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Annealing：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Annealing：燈快速熱退火)裝置等的RTA(Rapid Thermal Annealing：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是指使用高溫氣體進行加熱處理的裝置。作為氣體，使用不會由於加熱處理而與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
    在加熱處理中，較佳的是在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳的是將引入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
    藉由上述製程可以降低氧化物半導體膜中的氫濃度。
    這樣在使氧化物半導體膜中的水分或氫脫離之後，對氧化物半導體膜(或使用氧化物半導體膜形成的氧化物半導體層)添加(供應)氧。這樣，藉由減少氧化物半導體膜(氧化物半導體層)中或其介面等的氧缺陷，可以使氧化物半導體層成為i型化或無限趨近於i型。
    例如，關於氧的添加，可藉由形成接觸於氧化物半導體膜(或者，使用氧化物半導體膜形成的氧化物半導體層)且具有其氧量多於化學計量成分比的區域的絕緣膜，然後進行加熱來進行。這樣，可以對氧化物半導體膜(氧化物半導體層)供應絕緣膜中的過剩的氧。這樣，可以使氧化物半導體膜(氧化物半導體層)包含過剩的氧。過剩包含的氧例如存在於構成氧化物半導體膜(氧化物半導體層)的結晶的晶格間。
    另外，也可以將具有其氧量多於化學計量成分比的區域的絕緣膜僅用於與氧化物半導體膜(氧化物半導體層)接觸的絕緣膜中的位於上層的絕緣膜和位於下層的絕緣膜中的某一方，但是較佳的是用於兩者的絕緣膜。藉由將具有其氧量多於化學計量成分比的區域的絕緣膜用於與氧化物半導體膜(氧化物半導體層)接觸的絕緣膜中的位於上層及下層的絕緣膜，以形成夾著氧化物半導體膜(氧化物半導體層)的結構，從而可以進一步提高上述效果。
    在此，具有其氧量多於化學計量成分比的區域的絕緣膜既可以為單層的絕緣膜又可以為由層疊的多個絕緣膜構成。此外，該絕緣膜較佳的是儘量不包含水分或氫等雜質。當在絕緣膜中包含氫時，該氫侵入到氧化物半導體膜(氧化物半導體層)，或氫抽出氧化物半導體膜(氧化物半導體層)中的氧，而使氧化物半導體膜低電阻化(n型化)，因此有可能形成寄生通道。因此，為了使絕緣膜儘量不含有氫，當形成膜時不使用氫是重要的。此外，絕緣膜較佳為使用阻擋性高的材料。例如，作為阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將氮的含有比率低的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述阻擋性高的絕緣膜相比更接近氧化物半導體膜(氧化物半導體層)的一側。然後，以夾著含氮比率低的絕緣膜且與氧化物半導體膜(氧化物半導體層)重疊的方式形成阻擋性高的絕緣膜。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等雜質侵入到氧化物半導體膜(氧化物半導體層)內或者氧化物半導體膜(氧化物半導體層)與其他絕緣膜的介面及其附近。另外，藉由以與氧化物半導體膜(氧化物半導體層)接觸的方式形成氮比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，從而可以防止使用阻擋性高的材料的絕緣膜直接接觸於氧化物半導體膜(氧化物半導體層)。
    此外，使氧化物半導體膜(氧化物半導體層)中的水分或氫脫離之後的氧的添加也可以在氧氛圍下對氧化物半導體膜(氧化物半導體層)進行加熱處理來實施。上述用於氧氛圍下的加熱處理的氧氣較佳的是不包含水、氫等。或者，較佳的是將引入到加熱處理裝置中的氧氣的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(即，將氧中的雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
    或者，使氧化物半導體膜(氧化物半導體層)中的水分或氫脫離之後的氧添加也可以利用離子植入法或離子摻雜法等進行。例如，將以2.45GHz的微波電漿化後的氧添加到氧化物半導體膜(氧化物半導體層)，即可。
    對如上所述那樣形成的氧化物半導體膜進行蝕刻來形成氧化物半導體層，並將其用作為半導體層803或半導體層807。
    此外，與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜(在圖5中，相當於閘極絕緣膜802及絕緣膜823)也可以使用包含第13族元素及氧的絕緣材料。較多情況下氧化物半導體材料包含第13族元素，包含第13族元素的絕緣材料與氧化物半導體的搭配良好，因此藉由將包含第13族元素的絕緣材料用於與氧化物半導體層接觸的絕緣膜，可以良好地保持與氧化物半導體層的介面狀態。
    包含第13族元素的絕緣材料是指包含一種或多種第13族元素的絕緣材料。作為包含第13族元素的絕緣材料，例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。在此，氧化鋁鎵是指含鋁量(原子%)多於含鎵量(原子%)的物質，並且氧化鎵鋁是指含鎵量(原子%)等於或多於含鋁量(原子%)的物質。
    例如，當以接觸於包含鎵的氧化物半導體層的方式形成絕緣膜時，藉由將包含氧化鎵的材料用於絕緣膜，從而可以良好地保持氧化物半導體層和絕緣膜之間的介面特性。例如，藉由以使氧化物半導體層和包含氧化鎵的絕緣膜相接觸的方式進行設置，從而可以減少在氧化物半導體層和絕緣膜之間的介面上的氫的沉積(pileup)。另外，在對絕緣膜使用屬於與氧化物半導體的組分元素相同的族的元素時，可以獲得同樣的效果。例如，使用包含氧化鋁的材料來形成絕緣膜也是有效的。另外，由於氧化鋁具有使水不容易透過的特性，因此從防止水侵入到氧化物半導體層中的角度來看，使用該材料是較佳的。
    此外，關於與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜，較佳為藉由進行氧氛圍下的熱處理或氧摻雜等使得絕緣材料成為氧多於化學計量成分比的狀態。氧摻雜是指對塊體添加氧的處理。為了明確表示不僅對薄膜表面添加氧，而且對薄膜內部添加氧，使用該術語“塊體”。此外，氧摻雜包括將電漿化後的氧添加到塊體中的氧電漿摻雜。另外，也可以使用離子植入法或離子摻雜法進行氧摻雜。
    例如，當使用氧化鎵以作為與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鎵的組成設定為Ga2Ox(X=3+α，0<α<1)。
    此外，當使用氧化鋁以作為與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鋁的組成設定為Al2Ox(X=3+α，0<α<1)。
    此外，當使用氧化鎵鋁(氧化鋁鎵)以作為與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鎵鋁(氧化鋁鎵)的組成設定為GaxAl2-xO3+α(0<X<2，0<α<1)。
    藉由進行氧摻雜處理，從而可以形成具有其氧量多於化學計量成分比的區域的絕緣膜。藉由使具備這種區域的絕緣膜與氧化物半導體層接觸，從而絕緣膜中的過剩的氧被供應到氧化物半導體層中，可以減少氧化物半導體層中或氧化物半導體層與絕緣膜的介面中的氧缺陷，可以使氧化物半導體層成為i型化或無限趨近於i型。
    另外，也可以將具有其氧量多於化學計量成分比的區域的絕緣膜僅用於與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜中的位於上層的絕緣膜和位於下層的絕緣膜中的某一方，但是較佳的是用於兩者的絕緣膜。藉由將具有其氧量多於化學計量成分比的區域的絕緣膜用於與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜中的位於上層及下層的絕緣膜以成為夾著由氧化物半導體層形成的半導體層803或半導體層807的結構，從而可以進一步提高上述效果。
    此外，用於由氧化物半導體層形成的半導體層803或半導體層807的上層或下層的絕緣膜既可以是上層和下層具有相同構成元素的絕緣膜，又可以是具有不同構成元素的絕緣膜。例如，既可以採用上層和下層都是其組成為Ga2Ox(X=3+α，0<α<1)的氧化鎵的結構，又可以採用上層和下層中的一方是其組成為Ga2Ox(X=3+α，0<α<1)的氧化鎵，另一方是其組成為Al2Ox(X=3+α，0<α<1)的氧化鋁的結構。
    另外，與由氧化物半導體層形成的半導體層803或半導體層807接觸的絕緣膜也可以是具有其氧量多於化學計量成分比的區域的絕緣膜的疊層。例如，也可以在由氧化物半導體層形成的半導體層803或半導體層807的上層形成組成為Ga2Ox(X=3+α，0<α<1)的氧化鎵，且在其上形成組成為GaxAl2-xO3+α(0<X<2，0<α<1)的氧化鎵鋁(氧化鋁鎵)。此外，既可以採用使由氧化物半導體層形成的半導體層803或半導體層807的下層成為具有其氧量多於化學計量成分比的區域的絕緣膜的疊層，又可以採用使由氧化物半導體層形成的半導體層803或半導體層807的上層及下層兩者成為具有其氧量多於化學計量成分比的區域的絕緣膜的疊層。
    本實施例可以與上述實施例適當地組合而實施。 實施例7
    在本實施例中說明CAAC-OS膜。
    以下，參照圖6A至圖8C詳細說明包括在CAAC-OS膜中的結晶結構的一個例子。另外，在沒有特別的說明時，在圖6A至圖8C中，以上方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖6A至圖6E中，由圓圈包圍的O表示四配位O，而雙重圓圈表示三配位O。
    圖6A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖6A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖6A的上一半及下一半中分別具有三個四配位O。圖6A所示的小組的電荷為0。
    圖6B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖6B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也可採用圖6B所示的結構。圖6B所示的小組的電荷為0。
    圖6C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖6C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖6C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖6C所示的小組的電荷為0。
    圖6D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖6D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖6D所示的小組的電荷為+1。
    圖6E示出包括兩個Zn的小組。在圖6E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖6E所示的小組的電荷為-1。
    在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元胞)。
    這裏，說明這些小組彼此接合的規則。圖6A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。圖6B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖6C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等，同樣地，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由上一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一個接合。
    具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總計電荷成為0的方式使多個小組接合來構成中組。
    圖7A示出構成In-Sn-Zn-O類層結構的中組的模型圖。圖7B示出由三個中組構成的大組。另外，圖7C示出從c軸方向上觀察圖7B的層結構時的原子排列。
    在圖7A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以被圓圈包圍的3表示Sn的上一半及下一半分別具有三個四配位O。同樣地，在圖7A中，以被圓圈包圍的1表示In的上一半及下一半分別具有一個四配位O。同樣地，在圖7A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
    在圖7A中，構成In-Sn-Zn-O類層結構的中組具有如下結構：從上往下依次為，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
    這裏，三配位O及四配位O的每一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要用來抵消電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖6E所示的包含兩個Zn的小組。例如，因為若對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被抵消，因此可以使層結構的總計電荷為0。
    明確而言，藉由使圖7B所示的大組重複從而可以得到In-Sn-Zn-O類結晶(In2SnZn3O8)。注意，可得到的In-Sn-Zn-O類的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
    此外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物；三元金屬氧化物的In-Ga-Zn-O類氧化物(也表示為IGZO)、In-Al-Zn-O類氧化物、Sn-Ga-Zn-O類氧化物、Al-Ga-Zn-O類氧化物、Sn-Al-Zn-O類氧化物、In-Hf-Zn-O類氧化物、In-La-Zn-O類氧化物、In-Ce-Zn-O類氧化物、In-Pr-Zn-O類氧化物、In-Nd-Zn-O類氧化物、In-Sm-Zn-O類氧化物、In-Eu-Zn-O類氧化物、In-Gd-Zn-O類氧化物、In-Tb-Zn-O類氧化物、In-Dy-Zn-O類氧化物、In-Ho-Zn-O類氧化物、In-Er-Zn-O類氧化物、In-Tm-Zn-O類氧化物、In-Yb-Zn-O類氧化物、In-Lu-Zn-O類氧化物；二元金屬氧化物的In-Zn-O類氧化物、Sn-Zn-O類氧化物、Al-Zn-O類氧化物、Zn-Mg-O類氧化物、Sn-Mg-O類氧化物、In-Mg-O類氧化物、In-Ga-O類氧化物等。
    例如，圖8A示出構成In-Ga-Zn-O類的層結構的中組的模型圖。
    在圖8A中，構成In-Ga-Zn-O類層結構的中組具有如下結構：從上往下依次為，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
    圖8B示出由三個中組構成的大組。另外，圖8C示出從c軸方向上觀察圖8B的層結構時的原子排列。
    在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，若組合這些小組則中組的總計電荷一直為0。
    此外，構成In-Ga-Zn-O類層結構的中組不侷限於圖8A所示的中組，而也可以是組合In、Ga、Zn的排列不同的中組而形成的大組。
    本實施例可以與上述實施例適當地組合而實施。 實施例8
    在本實施例中，詳細說明其通道形成在氧化物半導體層中的電晶體的特性。
    其通道形成在以In、Sn、Zn為主要組分的氧化物半導體層中的電晶體可藉由在形成氧化物半導體膜時加熱基板進行成膜或在形成氧化物半導體膜之後進行熱處理從而得到良好的特性。另外，主要組分是指占成分比5atomic%以上的元素。
    藉由在形成以In、Sn、Zn為主要組分的氧化物半導體膜之後有意地加熱基板，可以提高電晶體的場效應遷移率。另外，可使電晶體的臨界電壓向正方向漂移，可以實現常斷化。
    例如，圖9A至圖9C示出使用以In、Sn、Zn為主要組分且通道長度L為3μm且通道寬度W為10μm的氧化物半導體膜以及厚度為100nm的閘極絕緣膜的電晶體的特性。另外，Vd為10V。
    圖9A示出未有意地加熱基板而藉由濺射法形成以In、Sn、Zn為主要組分的氧化物半導體膜時的電晶體特性。此時場效應遷移率為18.8cm2/Vsec。另一方面，若藉由有意地加熱基板來形成以In、Sn、Zn為主要組分的氧化物半導體膜，則可以提高場效應遷移率。圖9B示出將基板加熱為200℃來形成以In、Sn、Zn為主要組分的氧化物半導體膜時的電晶體特性，此時的場效應遷移率為32.2cm2/Vsec。
    藉由在形成以In、Sn、Zn為主要組分的氧化物半導體膜之後進行熱處理，從而可以進一步提高場效應遷移率。圖9C示出在200℃下藉由濺射形成以In、Sn、Zn為主要組分的氧化物半導體膜之後在650℃下進行熱處理時的電晶體特性。此時場效應遷移率為34.5cm2/Vsec。
    藉由有意地加熱基板，從而可以期待如下效果：減少濺射成膜中的水分被引入到氧化物半導體膜中。此外，藉由在成膜後進行熱處理，還可以從氧化物半導體膜中釋放而去除氫、羥基或水分，如上述那樣可以提高場效應遷移率。上述場效應遷移率的提高可以認為不僅是因為藉由脫水化．脫氫化去除雜質，而且是因為藉由高密度化使原子間距離變短的緣故。此外，藉由從氧化物半導體去除雜質而使其高純度化，從而可以實現結晶化。可以預測到像這樣被高純度化的非單晶氧化物半導體能夠實現理想的超過100cm2/Vsec的場效應遷移率。
    也可以為，對以In、Sn、Zn為主要組分的氧化物半導體注入氧離子，藉由熱處理來釋放該氧化物半導體所含有的氫、羥基或水分，在該熱處理的同時或藉由在該熱處理之後的熱處理使氧化物半導體晶化。藉由上述晶化或再晶化的處理可以得到結晶性良好的非單晶氧化物半導體。
    藉由有意地加熱基板來進行成膜及/或在成膜後進行熱處理，可獲得如下效果：不僅可以提高場效應遷移率，而且還有助於實現電晶體的常斷化。將未有意地加熱基板而形成的以In、Sn、Zn為主要組分的氧化物半導體膜用作通道形成區的電晶體具有臨界電壓會漂移到負一側的傾向。然而，在採用藉由有意地加熱基板而形成的氧化物半導體膜時，可以解決該臨界電壓的負漂移化的問題。換言之，臨界電壓向電晶體成為常斷的方向漂移，並且從圖9A和圖9B的對比中也可以確認到該傾向。
    另外，也可以藉由改變In、Sn及Zn的比率來控制臨界電壓，藉由採用In：Sn：Zn=2：1：3以作為成分比，從而可以實現電晶體的常斷化。另外，藉由採用In：Sn：Zn=2：1：3以作為靶材的成分比，從而可以獲得結晶性高的氧化物半導體膜。
    將有意要得到的基板加熱溫度或熱處理溫度設定為150℃以上，較佳的是設定為200℃以上，更佳的是設定為400℃以上，藉由在更高的溫度下進行成膜或進行熱處理，從而可以實現電晶體的常斷化。
    另外，藉由有意地加熱基板來形成膜及/或在成膜後進行熱處理，可以提高對於閘極偏壓．應力的穩定性。例如，在2MV/cm，150℃且施加一個小時的條件下，可以使漂移分別為小於±1.5V，較佳為小於1.0V。
    實際上，對在形成氧化物半導體膜後不進行加熱處理的樣品1和進行了650℃的加熱處理的樣品2的電晶體進行了BT測試。
    首先，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id特性進行測量。另外，Vd示出汲極電壓(汲極和源極的電位差)。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，對Vg施加20V以使施加到閘極絕緣膜的電場強度成為2MV/cm，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為正BT測試。
    同樣地，首先將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，對Vg施加-20V以使施加到閘極絕緣膜的電場強度成為-2MV/cm，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為負BT測試。
    圖10A示出樣品1的正BT測試的結果，而圖10B示出負BT測試的結果。另外，圖11A示出樣品2的正BT測試的結果，而圖11B示出負BT測試的結果。
    樣品1的因正BT測試及負BT測試而發生的臨界電壓變動分別為1.80V及-0.42V。另外，樣品2的因正BT測試及負BT測試而發生的臨界電壓變動分別為0.79V及0.76V。樣品1及樣品2的BT測試前後的臨界電壓變動都較小，由此可知其可靠性較高。
    熱處理可以在氧氛圍中進行，但是也可以首先在氮、惰性氣體或減壓下進行熱處理之後在含有氧的氛圍中進行熱處理。藉由首先進行脫水化．脫氫化之後將氧添加到氧化物半導體，從而可以進一步提高熱處理的效果。此外，作為之後添加氧的方法，也可以採用以電場加速氧離子並將其注入到氧化物半導體膜中的方法。
    雖然在氧化物半導體中及該氧化物半導體與接觸於該氧化物半導體的膜的介面容易產生由氧缺陷導致的缺陷，但是藉由該熱處理使氧化物半導體中含有過剩的氧，從而可以利用過剩的氧來補償不斷產生的氧缺陷。過剩的氧是主要存在於晶格間的氧，並且若將該氧濃度設定為1×1016/cm3以上且2×1020/cm3以下，則可以在不使結晶產生形變等的狀態下使氧化物半導體中含有氧。
    此外，藉由利用熱處理使得至少在氧化物半導體的一部分中含有結晶，從而可以獲得更穩定的氧化物半導體膜。例如，在使用成分比為In：Sn：Zn=1：1：1的靶材，未有意地加熱基板而進行濺射成膜來形成的氧化物半導體膜中，藉由利用X射線繞射(XRD：X-Ray Diffraction)觀察到光暈圖案(halo pattern)。藉由對該所形成的氧化物半導體膜進行熱處理，可以使其結晶化。雖然熱處理溫度是任意的溫度，但是例如藉由進行650℃的熱處理，從而可以利用X射線繞射觀察到明確的繞射峰值。
    實際進行了In-Sn-Zn-O膜的XRD分析。XRD分析中，使用Bruker AXS公司製造的X射線繞射裝置D8 ADVANCE並利用平面外(Out-of-Plane)法來進行測量。
    作為進行XRD分析的樣品，準備樣品A及樣品B。以下說明樣品A及樣品B的製造方法。
    在完成了脫氫化處理的石英基板上形成厚度為100nm的In-Sn-Zn-O膜。
    在氧氛圍下使用濺射裝置以100W(DC)的功率來形成In-Sn-Zn-O膜。作為靶材使用原子數比為In：Sn：Zn=1：1：1的In-Sn-Zn-O靶材。另外，將成膜時的基板加熱溫度設定為200℃。藉由上述步驟製造的樣品為樣品A。
    接著，對以與樣品A相同的方法製造的樣品以650℃的溫度進行加熱處理。關於加熱處理，首先，在氮氛圍下進行一個小時的加熱處理，然後不降低溫度地在氧氛圍下再進行一個小時的加熱處理。藉由上述步驟製造的樣品為樣品B。
    圖12示出樣品A及樣品B的XRD光譜。在樣品A中沒有觀察到起因於結晶的峰值，但是在樣品B中當2θ為35deg附近及37deg至38deg時觀察到起因於結晶的峰值。
    這樣，藉由在形成以In、Sn、Zn為主要組分的氧化物半導體時有意地進行加熱及/或在成膜後進行熱處理，可以提高電晶體特性。
    該基板加熱或熱處理起到不使膜中含有對於氧化物半導體而言不佳的雜質的氫或羥基或者從膜中去除該雜質的作用。換言之，藉由去除在氧化物半導體中成為施體雜質的氫從而可以實現高純度化，由此可以實現電晶體的常斷化，並且藉由使氧化物半導體被高純度化從而可以使截止電流成為1aA/μm以下。在此，上述截止電流值的單位表示每1μm通道寬度的電流值。
    明確而言，如圖13所示那樣，當基板溫度為125℃時可以使截止電流成為1aA/μm(1×10-18A/μm)以下，當為85℃時可成為100zA/μm(1×10-19A/μm)以下，當為室溫(27℃)時可成為1zA/μm(1×10-21A/μm)以下。較佳地，當基板溫度為125℃時可以使截止電流成為0.1aA/μm(1×10-19A/μm)以下，當為85℃時可成為10zA/μm(1×10-20A/μm)以下，當為室溫時可成為0.1zA/μm(1×10-22A/μm)以下。
    當然，為了防止當形成氧化物半導體膜時氫或水分混入到膜中，較佳為，充分抑制來自沉積室外部的洩漏或來自沉積室內壁的脫氣以實現濺射氣體的高純度化。例如，為了防止水分被包含在膜中，作為濺射氣體較佳為使用其露點為-70℃以下的氣體。另外，較佳為使用靶材本身不含有氫或水分等雜質的被高純度化的靶材。以In、Sn、Zn為主要組分的氧化物半導體可以藉由熱處理來去除膜中的水分，但是與以In、Ga、Zn為主要組分的氧化物半導體相比水分的釋放溫度高，所以較佳的是預先形成原本就不含有水分的膜。
    另外，在使用形成氧化物半導體膜之後進行了650℃的加熱處理的樣品B的電晶體中，對基板溫度與電特性的關係進行評價。
    用於測量的電晶體的通道長度L為3μm，通道寬度W為10μm，Lov的單側為3μm(合計為6μm)，dW為0μm。另外，將Vd設定為10V。此外，在基板溫度為-40℃，-25℃，25℃，75℃，125℃及150℃下進行測量。在此，在電晶體中，將閘極電極與一對電極重疊的寬度稱為Lov，並且將一對電極相對於氧化物半導體膜超出的部分稱為dW。
    圖14A示出基板溫度與臨界電壓的關係，而圖14B示出基板溫度與場效應遷移率的關係。
    根據圖14A可知基板溫度越高臨界電壓越低。另外，作為其範圍，在-40℃至150℃的基板溫度下臨界電壓為1.09V至-0.23V。
    此外，根據圖14B可知基板溫度越高場效應遷移率越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，場效應遷移率為36cm2/Vs至32cm2/Vs。由此，可知在上述溫度範圍內電特性變動較小。
    在將上述那樣的以In、Sn、Zn為主要組分的氧化物半導體用於通道形成區的電晶體中，可以在將截止電流保持為1aA/μm以下的狀態下，將場效應遷移率設定為30cm2/Vsec以上，較佳的是設定為40cm2/Vsec以上，更佳的是設定為60cm2/Vsec以上，能夠滿足LSI所要求的導通電流值。例如，在L/W=33nm/40nm的FET中，當閘極電壓為2.7V，汲極電壓為1.0V時，可以流過12μA以上的導通電流。另外，在電晶體的動作所要求的溫度範圍內也可以確保足夠的電特性。
    本實施例可以與上述實施例適當地組合而實施。 範例1
    上述實施例中說明的顯示裝置的驅動方法可以應用於設置在各種電子裝置中的顯示裝置。
    實施例所說明的顯示裝置的驅動方法可以應用於設置在如下電子裝置中的顯示裝置，該電子裝置例如為個人電腦、具備記錄媒體的影像重放裝置(典型的是，可重放數位影音光碟(DVD：Digital Versatile Disc)等記錄媒體且可顯示其影像的具有顯示器的裝置、行動電話、包括便攜型的遊戲機、可攜式資訊終端、電子書閱讀器、攝像機、數位靜態照相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、影印機、傳真機、印表機、多功能印表機、自動存取款機(ATM)等。
    這樣，可以提供降低了耗電量的電子裝置而不損失顯示幕的顯示品質。
    本實施例可以與上述實施例適當地組合而實施。
    11‧‧‧電晶體
    12‧‧‧電容器
    100‧‧‧像素
    200‧‧‧負載元件
    201‧‧‧開關
    202‧‧‧開關
    203‧‧‧開關
    204‧‧‧開關
    205‧‧‧開關
    800‧‧‧基板
    801‧‧‧導電層
    802‧‧‧閘極絕緣膜
    803‧‧‧半導體層
    804‧‧‧導電層
    805‧‧‧導電層
    806‧‧‧導電層
    807‧‧‧半導體層
    808‧‧‧導電層
    809‧‧‧導電層
    810‧‧‧導電層
    823‧‧‧絕緣膜
    824‧‧‧絕緣膜
    825‧‧‧導電層
    827‧‧‧絕緣層
    828‧‧‧電致發光層
    829‧‧‧導電層
    2200‧‧‧EL元件
    2202‧‧‧電晶體
    在圖式中：圖1A和圖1B是示出像素電路的結構的圖及示出驅動方法的時序圖；圖2A和圖2B是示出像素電路的結構的圖及示出驅動方法的時序圖；圖3A和圖3B是示出像素電路的結構的圖及示出驅動方法的時序圖；圖4A和圖4B是示出像素電路的結構的圖及示出驅動方法的時序圖；圖5是示出顯示裝置的結構的剖視圖；圖6A至圖6E是說明氧化物半導體層的結晶結構的圖；圖7A至圖7C是說明氧化物半導體層的結晶結構的圖；圖8A至圖8C是說明氧化物半導體層的結晶結構的圖；圖9A至圖9C是示出其通道形成在氧化物半導體層中的電晶體的特性的圖；圖10A和圖10B是示出其通道形成在氧化物半導體層中的電晶體的特性的圖；圖11A和圖11B是示出其通道形成在氧化物半導體層中的電晶體的特性的圖；圖12是示出XRD光譜的圖；圖13是示出其通道形成在氧化物半導體層中的電晶體的特性的圖；以及圖14A和圖14B是示出其通道形成在氧化物半導體層中的電晶體的特性的圖。
    11‧‧‧電晶體
    12‧‧‧電容器
    100‧‧‧像素
    200‧‧‧負載元件
    201‧‧‧開關
    202‧‧‧開關
    203‧‧‧開關
    204‧‧‧開關
    205‧‧‧開關
    V0、V1、V2‧‧‧端子
    权利要求:
    Claims (20)
    [1] 一種顯示裝置的驅動方法，包含如下步驟：進行將電晶體的臨界電壓保持在電容器中的第一動作；以及進行對該電晶體的閘極輸入電位的第二動作，以使該電晶體的汲極電流流到負載元件，其中，該電位是藉由利用由該電容器進行的電容耦合使與影像信號對應的信號電位和該電晶體的該臨界電壓的電位相加而形成的，以及其中，對於多個圖框進行一次該第一動作。
    [2] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，包括決定是否將該電容器與被輸入電源電位的佈線進行電連接的開關，以及其中，該開關使用其通道形成在氧化物半導體層中的電晶體來形成。
    [3] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，包括：決定是否將該電容器與被輸入第一電源電位的第一佈線進行電連接的第一開關；以及決定是否將該電容器與被輸入不同於該第一電源電位的第二電源電位的第二佈線進行電連接的第二開關，以及其中，該第一開關及該第二開關都使用其通道形成在氧化物半導體層中的電晶體來形成。
    [4] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，對於10個或10個以上的圖框進行一次該第一動作。
    [5] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，該第一動作的頻率低於該第二動作的頻率。
    [6] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，該負載元件是根據流過的電流值來控制亮度的電光元件。
    [7] 根據申請專利範圍第1項之顯示裝置的驅動方法，其中，該負載元件是電致發光元件。
    [8] 一種顯示裝置的驅動方法，包含如下步驟：進行將電晶體的臨界電壓保持在電容器中的第一動作；以及進行對該電容器的一對電極中的一方輸入與影像信號對應的信號電位並對該電晶體的閘極輸入該電容器的一對電極中的另一方的電位的第二動作，以使該電晶體的汲極電流流到負載元件，其中，對於多個圖框進行一次該第一動作。
    [9] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，包括決定是否將該電容器與被輸入電源電位的佈線進行電連接的開關，以及其中，該開關使用其通道形成在氧化物半導體層中的電晶體來形成。
    [10] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，包括：決定是否將該電容器與被輸入第一電源電位的第一佈線進行電連接的第一開關；以及決定是否將該電容器與被輸入不同於該第一電源電位的第二電源電位的第二佈線進行電連接的第二開關，以及其中，該第一開關及該第二開關都使用其通道形成在氧化物半導體層中的電晶體來形成。
    [11] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，對於10個或10個以上的圖框進行一次該第一動作。
    [12] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，該第一動作的頻率低於該第二動作的頻率。
    [13] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，該負載元件是根據流過的電流值來控制亮度的電光元件。
    [14] 根據申請專利範圍第8項之顯示裝置的驅動方法，其中，該負載元件是電致發光元件。
    [15] 一種顯示裝置，包含：第一至第六電晶體；包含第一電極及第二電極的電容器；以及負載元件，其中，該第一電極與該第一電晶體的源極和汲極中的一方及該第五電晶體的源極和汲極中的一方電連接，其中，該第二電極與該第六電晶體的閘極及該第二電晶體的源極和汲極中的一方電連接，其中，該第二電晶體的源極和汲極中的另一方與該第六電晶體的源極和汲極中的一方及該第四電晶體的源極和汲極中的一方電連接，以及其中，該第六電晶體的源極和汲極中的另一方與該第五電晶體的源極和汲極中的另一方、該第三電晶體的源極和汲極中的一方及該負載元件的一對電極中的一方電連接。
    [16] 根據申請專利範圍第15項之顯示裝置，其中，該第六電晶體包括氧化物半導體。
    [17] 根據申請專利範圍第15項之顯示裝置，其中，該第一電晶體的源極和汲極中的另一方與第一端子電連接，以及其中，與影像信號對應的信號電位被輸入到該第一端子。
    [18] 根據申請專利範圍第15項之顯示裝置，其中，該負載元件的一對電極的另一方與第二端子電連接。
    [19] 根據申請專利範圍第15項之顯示裝置，其中，該第三電晶體的源極和汲極中的另一方與第三端子電連接。
    [20] 根據申請專利範圍第15項之顯示裝置，其中，該第四電晶體的源極和汲極中的另一方與第四端子電連接。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6441971B2|2018-12-19|イメージセンサ
    KR102145179B1|2020-08-18|반도체 장치
    JP2016220251A|2016-12-22|プログラマブルロジックデバイス
    TWI570923B|2017-02-11|半導體裝置
    JP2019049707A|2019-03-28|発光装置
    TWI521539B|2016-02-11|半導體裝置的驅動方法
    US9048825B2|2015-06-02|Semiconductor device
    TWI570743B|2017-02-11|半導體裝置
    TW202115867A|2021-04-16|半導體裝置
    TW201403302A|2014-01-16|半導體裝置及移位暫存器
    TWI552355B|2016-10-01|半導體裝置
    TWI557711B|2016-11-11|顯示裝置的驅動方法
    TWI569266B|2017-02-01|算術電路及其驅動方法
    同族专利:
    公开号 | 公开日
    JP5898559B2|2016-04-06|
    CN102779476B|2016-02-10|
    KR20120127267A|2012-11-21|
    JP2012252326A|2012-12-20|
    CN102779476A|2012-11-14|
    KR101914921B1|2018-11-05|
    US8912985B2|2014-12-16|
    US20120287024A1|2012-11-15|
    TWI557711B|2016-11-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60198861A|1984-03-23|1985-10-08|Fujitsu Ltd|Thin film transistor|
    JPH0244256B2|1987-01-28|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244260B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||
    JPH0244258B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244262B2|1987-02-27|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244263B2|1987-04-22|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH05251705A|1992-03-04|1993-09-28|Fuji Xerox Co Ltd|薄膜トランジスタ|
    JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|
    KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|
    JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|
    JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|
    JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|
    JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|
    TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|
    JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|
    KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|
    JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|
    JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|
    JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|
    JP4090716B2|2001-09-10|2008-05-28|雅司 川崎|薄膜トランジスタおよびマトリクス表示装置|
    WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|
    JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|
    CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|
    JP3933591B2|2002-03-26|2007-06-20|淳二 城戸|有機エレクトロルミネッセント素子|
    US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|
    JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|
    US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|
    TWI318490B|2002-08-30|2009-12-11|Semiconductor Energy Lab|Current source circuit, display device using the same and driving method thereof|
    JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|
    US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|
    US7612749B2|2003-03-04|2009-11-03|Chi Mei Optoelectronics Corporation|Driving circuits for displays|
    JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|
    JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|
    JP2006525539A|2003-05-02|2006-11-09|コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ|閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置|
    JP4484451B2|2003-05-16|2010-06-16|奇美電子股▲ふん▼有限公司|画像表示装置|
    JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|
    US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|
    US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|
    US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|
    EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|
    US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|
    KR100600350B1|2004-05-15|2006-07-14|삼성에스디아이 주식회사|역다중화 및 이를 구비한 유기 전계발광 표시 장치|
    US7173590B2|2004-06-02|2007-02-06|Sony Corporation|Pixel circuit, active matrix apparatus and display apparatus|
    JP4103850B2|2004-06-02|2008-06-18|ソニー株式会社|画素回路及、アクティブマトリクス装置及び表示装置|
    US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|
    JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|
    US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|
    US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|
    WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|
    US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|
    US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|
    AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|
    US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|
    US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|
    US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|
    US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|
    TWI569441B|2005-01-28|2017-02-01|半導體能源研究所股份有限公司|半導體裝置，電子裝置，和半導體裝置的製造方法|
    TWI505473B|2005-01-28|2015-10-21|Semiconductor Energy Lab|半導體裝置，電子裝置，和半導體裝置的製造方法|
    US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|
    US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|
    US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|
    US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|
    US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|
    US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|
    US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|
    US7872620B2|2005-04-29|2011-01-18|Seoul National University Industry Foundation|Pixel structure using voltage programming-type for active matrix organic light emitting device|
    JP2006317696A|2005-05-12|2006-11-24|Sony Corp|画素回路および表示装置、並びに画素回路の制御方法|
    WO2006130981A1|2005-06-08|2006-12-14|Ignis Innovation Inc.|Method and system for driving a light emitting device display|
    JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|
    US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|
    KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|
    JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|
    JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|
    JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|
    JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|
    JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|
    CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|
    KR101358697B1|2005-12-02|2014-02-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치, 디스플레이 장치, 및 전자 장치|
    JP5025242B2|2005-12-02|2012-09-12|株式会社半導体エネルギー研究所|半導体装置、表示装置、モジュール、及び電子機器|
    EP1793366A3|2005-12-02|2009-11-04|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, display device, and electronic device|
    TWI292281B|2005-12-29|2008-01-01|Ind Tech Res Inst|Pixel structure of active organic light emitting diode and method of fabricating the same|
    US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|
    JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|
    US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|
    US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|
    TWI521492B|2006-04-05|2016-02-11|半導體能源研究所股份有限公司|半導體裝置，顯示裝置，和電子裝置|
    KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯ ＴＦＴ|
    US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|
    JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|
    JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|
    JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|
    US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|
    TWI442368B|2006-10-26|2014-06-21|Semiconductor Energy Lab|電子裝置，顯示裝置，和半導體裝置，以及其驅動方法|
    US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|
    JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|
    KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|
    US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|
    KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|
    US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|
    KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|
    KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|
    WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|
    KR101407302B1|2007-12-27|2014-06-13|엘지디스플레이 주식회사|발광 표시 장치 및 그 구동 방법|
    JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|
    JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|
    US8605077B2|2009-07-10|2013-12-10|Sharp Kabushiki Kaisha|Display device|US9269315B2|2013-03-08|2016-02-23|Semiconductor Energy Laboratory Co., Ltd.|Driving method of semiconductor device|
    KR20180059628A|2016-11-25|2018-06-05|엘지디스플레이 주식회사|표시장치와 그 소자 특성 센싱 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011107032||2011-05-12||
    [返回顶部]